PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-215532

(43) Date of publication of

10.08.2001

application:

(51) Int.Cl.

G02F 1/1368

H01L 21/3205

H01L 29/40

H01L 29/786

(21) Application

2000-170712 (71)

CASIO COMPUT CO LTD

number:

Applicant:

(22) Date of filing:

07.06.2000

(72) Inventor: SHIMOMAKI SHINICHI

ONAKA EIICHI

(30) Priority

Priority

11332231

Priority

24.11.1999

Priority

JP

number:

date:


country:

(54) ACTIVE LIQUID CRYSTAL DISPLAY PANEL

(57) Abstract:


PROBLEM TO BE SOLVED: To reduce the quantity of side etching of a Cr film for forming the source electrode of a thin-film transistor in an active liquid crystal display panel.

SOLUTION: The source electrode 17, consisting of the Cr film 11S and an Al-based metal film 12S, is formed on the upper surface of the nearly whole lower side part in the drawing 1 of a pixel electrode 9, and the upper surface of a gate insulating film 5 in its neighborhood. The area of the plane of the Cr film 11S then becomes large, and as a result, the area (the boundary length multiplied by the film thickness) of the periphery surface of



Searching PAJ

the Cr film 11S also becomes large. Then the quantity of side etching of the Cr film 11S is reduced by the increase of the area of this periphery surface of the Cr film 11S.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-215532 (P2001-215532A)

(43)公開日 平成13年8月10日(2001.8.10)

(51) Int.Cl.7		識別記号	別記号 F I					テーマコート*(参考)	
G02F	1/1368			H0	1 L 29/40		Α	2H092	
H01L	21/3205			G 0	2 F 1/136		500	4M104	
	29/40			H0	1 L 21/88		R	5 F O 3 3	
	29/786				29/78		612C	5 F 1 1 0	
							616T		
			審査請求	未請求	請求項の数	9 OL	(全 7 頁)	最終頁に続く	

(21)出願番号 特願2000-170712(P2000-170712)

(22) 出願日 平成12年6月7日(2000.6.7)

(31)優先権主張番号 特願平11-332231

(32)優先日 平成11年11月24日(1999.11.24)

(33)優先権主張国 日本(JP)

(71)出願人 000001443

カシオ計算機株式会社

東京都渋谷区本町1丁目6番2号

(72) 発明者 下牧 伸一

東京都八王子市石川町2951番地の5 カシ

才計算機株式会社八王子研究所内

(72)発明者 尾中 栄一

東京都八王子市石川町2951番地の5 カシ

才計算機株式会社八王子研究所内

(74)代理人 100073221

弁理士 花輪 義男


最終頁に続く

(54) 【発明の名称】 アクティブ型液晶表示パネル

(57)【要約】

【課題】 アクティブ型液晶表示パネルにおいて、薄膜トランジスタのソース電極形成用の Cr膜のサイドエッチング量を低減する。

【解決手段】 Cr膜11SおよびA1系金属膜12S からなるソース電極17は、画素電極9の図1の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜5の上面に形成されている。すると、Cr膜11Sの平面の面積が大きくなり、ひいてはCr膜11Sの周囲面の面積(周囲長×膜厚)も大きくなる。そして、このCr膜11Sの周囲面の面積の増大により、Cr膜11Sのサイドエッチング量を低減することができる。



【特許請求の範囲】

【請求項1】 ITOからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記画素電極に接続されて形成されたAlより酸化還元電位が高い保護金属膜とその上に形成されたAl系金属膜とにより少なくとも前記薄膜トランジスタのソース電極を形成し、前記画素電極の平面の面積をSiとし、前記保護金属膜の周囲面の面積をSzとしたとき、Si/Szの値が15000程度以下となるようにしたことを特徴とするアクティブ型液晶表 10示パネル。

【請求項2】 請求項1に記載の発明において、前記S 1 / S₂の値が7000程度以下となるようにしたことを 特徴とするアクティブ型液晶表示パネル。

【請求項3】 ITOからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記薄膜トランジスタは半導体膜と該半導体膜に接続されたソース電極およびドレイン電極を有し、前記ソース電極は前記画素電極上に形成されたA1より酸化還元電位が高い保護金属膜とその上20に形成されたA1系金属膜を有し且つ前記画素電極上に接続された部分が前記半導体膜に接続された部分よりも幅広く形成されていることを特徴とするアクティブ型液晶表示パネル。

【請求項4】 請求項1~3のいずれかに記載の発明において、前記ソース電極は前記画素電極の前記薄膜トランジスタ側の一辺に沿って延出されていることを特徴とするアクティブ型液晶表示パネル。

【請求項5】 請求項1または2に記載の発明において、前記画素電極に接続されて形成されたA1より酸化 30 還元電位が高い保護金属膜とその上に形成されたA1系金属膜とにより、前記薄膜トランジスタのソース電極と該ソース電極とは分離されたダミーソース電極とを形成したことを特徴とするアクティブ型液晶表示パネル。

【請求項6】 ITOからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記画素電極に接続されて形成されたA1より酸化還元電位が高い保護金属膜とその上に形成されたA1系金属膜とからなる前記薄膜トランジスタのソース電極と、該ソース電極とは分離され、前40記画素電極に接続されて形成されたA1系金属膜とからなるダミーソース電極とを備えていることを特徴とするアクティブ型液晶表示パネル。

【請求項7】 請求項5または6に記載の発明において、前記ダミーソース電極は前記画素電極の前記薄膜トランジスタ側の一辺に沿って設けられていることを特徴とするアクティブ型液晶表示パネル。

【請求項8】 請求項5または6に記載の発明において、前記ダミーソース電極は前記画素電極の前記薄膜ト

ランジスタ側とは反対側の一辺に沿って設けられている ことを特徴とするアクティブ型液晶表示パネル。

【請求項9】 請求項8に記載の発明において、前記画素電極の前記薄膜トランジスタ側とは反対側の一辺下に補助容量電極が設けられていることを特徴とするアクティブ型液晶表示パネル。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】 この発明はアクティブ型液晶表示パネルに関する。

[0002]

【従来の技術】図5は従来のアクティブ型液晶表示パネ ルの一例の一部(一画素領域分)の平面図を示し、図6 はそのX-X線に沿う要部断面図(液晶および対向電極 基板は省略)を示したものである。この液晶表示パネル を製造する場合には、まず、図7に示すように、ガラス 基板1の上面の所定の箇所にA1またはA1合金からな るゲート電極2、ゲートライン(走査線)3(図5参 照)および補助容量電極4(図5参照)を形成し、その 上面全体に窒化シリコンからなるゲート絶縁膜5を成膜 する。次に、ゲート絶縁膜5の上面のデバイスエリアに 真性アモルファスシリコンからなる半導体膜6を形成 し、半導体膜6の上面の所定の箇所に窒化シリコンから なるチャネル保護膜7を形成し、チャネル保護膜7のト 面両側およびその両側における半導体膜6の上面にN型 アモルファスシリコンからなるN型半導体膜8D、8S を形成する。次に、ゲート絶縁膜5およびN型半導体膜 8 S の上面の所定の箇所に I T O (インジウムー錫酸化 物)からなる画素電板9を形成する。

【0003】次に、上面全体にCr膜11、Alまたは Al合金からなるAl系金属膜12および保護用Cr膜 13を連続して成膜する。次に、保護用 Cr膜 13の上 面の所定の箇所に、ドレイン電極、ドレインライン(信 号線) およびソース電極を形成するためのレジスト膜1 4を形成する。この場合、保護用Cr膜13は、レジス ト現像時に現像液の作用によってITOからなる画素電 極9とA1系金属膜12とが電池反応により腐食しない ようにするためのものである。次に、図8に示すよう に、レジスト膜14をマスクとしてウェットエッチング を行うことにより、保護用Cr膜13およびA1系金属 膜12の不要な部分を除去する。次に、レジスト膜14 を剥離する。次に、A 1 系金属膜 1 2 をマスクとしてウ ェットエッチングを行うことにより、Cr膜11の不要 な部分を除去するとともに、保護用 C r 膜 1 3 を剥離す る。

【0004】すると、図5および図6に示すように、N型半導体膜8Dおよびゲート絶縁膜5の上面の所定の箇所にCr膜11DおよびA1系金属膜12Dからなるドレイン電極15およびドレインライン16が形成される。また、N型半導体膜8Sおよび画素電極9の上面の

所定の箇所にCr膜11SおよびA1系金属膜12Sからなるソース電極17が形成される。そして、ゲート電極2、半導体膜6、N型半導体膜8D、8S、ドレイン電極15、ソース電極17により、スイッチング素子としての薄膜トランジスタ18が構成されている。

[0005]

【発明が解決しようとする課題】ところで、上記従来の液晶表示パネルの製造方法では、Cr膜11の不要な部分を除去するとともに、保護用Cr膜13を剥離するとき、ITOからなる画素電極9とソース電極17形成用 10のCr膜11Sとが接続されているので、Crエッチャント中におけるITO-Cr系の電池反応により、図9に示すように、ソース電極17形成用のCr膜11Sのサイドエッチングが激しく進行してしまう。このような場合には、ソース側におけるコンタクト特性が劣化し、薄膜トランジスタ18のオン電流が低下してしまうという問題があった。また、最悪の場合には、ソース電極17形成用のA1系金属膜12Sが剥がれてしまい、歩留低下の一要因となってしまうという問題があった。この発明の課題は、ソース電極形成用のCr膜のサイドエッ 20チング量を低減することである。

[0006]

【課題を解決するための手段】請求項1に記載の発明 は、ITOからなる画素電極および該画素電極に接続さ れた薄膜トランジスタを備えたアクティブ型液晶表示パ ネルにおいて、前記画素電極に接続されて形成されたA 1より酸化還元電位が高い保護金属膜とその上に形成さ れたA1系金属膜とにより少なくとも前記薄膜トランジ スタのソース電極を形成し、前記画素電極の平面の面積 をS₁とし、前記保護金属膜の周囲面の面積をS₂とした 30 とき、S₁/S₂の値が15000程度以下となるように したことを特徴とするものである。請求項2に記載の発 明は、請求項1に記載の発明において、前記S1/S2の 値が7000程度以下となるようにしたことを特徴とす るものである。請求項3に記載の発明は、ITOからな る画素電極および該画素電極に接続された薄膜トランジ スタを備えたアクティブ型液晶表示パネルにおいて、前 記薄膜トランジスタは半導体膜と該半導体膜に接続され たソース電極およびドレイン電極を有し、前記ソース電 極は前記画素電極上に形成されたA1より酸化還元電位 40 が高い保護金属膜とその上に形成されたA1系金属膜を 有し且つ前記画素電極上に接続された部分が前記半導体 膜に接続された部分よりも幅広く形成されていることを 特徴とするものである。請求項4に記載の発明は、請求 項1~3のいずれかに記載の発明において、前記ソース 電極は前記画素電極の前記薄膜トランジスタ側の一辺に 沿って延出されていることを特徴とするものである。請 求項5に記載の発明は、請求項1または2に記載の発明 において、前記画素電極に接続されて形成されたA1よ り酸化還元電位が高い保護金属膜とその上に形成された 50

A 1 系金属膜とにより、前記薄膜トランジスタのソース 電極と該ソース電極とは分離されたダミーソース電極と を形成したことを特徴とするものである。請求項6に記 載の発明は、ITOからなる画素電極および該画素電極 に接続された薄膜トランジスタを備えたアクティブ型液 晶表示パネルにおいて、前記画素電極に接続されて形成 されたAlより酸化還元電位が高い保護金属膜とその上 に形成されたA 1 系金属膜とからなる前記薄膜トランジ スタのソース電極と、該ソース電極とは分離され、前記 画素電極に接続されて形成されたAlより酸化還元電位 が高い保護金属膜とその上に形成されたA1系金属膜と からなるダミーソース電極とを備えていることを特徴と するものである。請求項7に記載の発明は、請求項5ま たは6に記載の発明において、前記ダミーソース電極は 前記画素電極の前記薄膜トランジスタ側の一辺に沿って 設けられていることを特徴とするものである。請求項8 に記載の発明は、請求項5または6に記載の発明におい て、前記ダミーソース電極は前記画素電極の前記薄膜ト ランジスタ側とは反対側の一辺に沿って設けられている ことを特徴とするものである。請求項9に記載の発明 は、請求項8に記載の発明において、前記画素電極の前 記薄膜トランジスタ側とは反対側の一辺下に補助容量電 極が設けられていることを特徴とするものである。そし て、この発明によれば、画素電極の平面の面積をSiと し、保護金属膜の周囲面の面積をS2としたとき、S1/ Szの値が15000程度以下または7000程度以下 となるようにすると、ソース電極形成用の保護金属膜の エッレートの早さが抑えられ、ひいてはソース電極形成 用の保護金属膜のサイドエッチング量を低減することが できる。

[0007]

【発明の実施の形態】図1はこの発明の一実施形態におけるアクティブ型液晶表示パネルの一部の平面図を示したものである。この図において、図5と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示パネルにおいて、図5に示す従来の場合と異なる点は、Cr膜11SおよびA1系金属膜12Sからなるソース電極17を、少なくとも、画素電極9の図1の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜5の上面に形成した点である。

【0008】すなわち、ソース電極17は、図6に示すように、半導体膜6上にN型半導体膜8Sを介して形成された第1ソース電極部と、図1に示すように、画素電極9上に形成された第2ソース電極部と、画素電極9の図1の下辺部(薄膜トランジスタ18側の一辺)に沿ってほぼL字状に形成された第3ソース電極部とからなっている。この場合、第2ソース電極部の図1の左右方向の幅は第1ソース電極部の同方向の幅よりも広くなっている。

【0009】このように、この液晶表示パネルでは、C

r 膜 1 1 S および A 1 系金属膜 1 2 S からなるソース電極 1 7 を、少なくとも、画素電極 9 の図 1 の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜 5 の上面に形成しているので、C r 膜 1 1 S の平面の面積が大きくなり、ひいては C r 膜 1 1 S の周囲面の面積の増大により、次に説明するように、C r 膜 1 1 S のサイドエッチング量を低減することができる

【0010】次に、Cr膜11Sのサイドエッチング量 10を低減することができる理由について説明する。まず、図8を参照して説明すると、Cr膜11の不要な部分を除去するとともに、保護用Cr膜13を剥離するとき、ITOからなる画素電極9とソース電極17形成用のCr膜11Sとが接続されているので、Cr膜11S側で酸化反応、画素電極9側で還元反応が生じ、Cr膜11S側に負の電位、画素電極9側に正の電位が生じる。そして、この電位により、Cr膜11Sのエッチレートが非常に早くなる。このCr膜11Sのエッチレートの早さは、Cr膜11S側での酸化反応による単位面積当た 20りの電荷量に依存する。

【0011】そこで、Cr膜11Sのエッチレートの早さを抑えるには、<math>Cr膜11S側の反応面積を大きくして単位面積当たりの電荷量を減らすことが考えられる。そして、画素電極9の平面の面積を S_1 とし、Cr膜11Sの周囲面の面積を S_2 とし、 S_1/S_2 の値を変えて、Cr膜11Sのサイドエッチング量を調べたところ、図2に示す結果が得られた。ここで、一例として、画素電極9の平面の面積 S_1 を 200μ m× 100μ m= 20000μ m²とし、Cr膜11Sの周囲面の面積 S_2 を周囲長×膜 $p=40\mu$ m× $p=20000\mu$ m²とし、p=30000となる。そして、図p=30000となる。そして、図p=30000となる。そして、図p=30000となる。そして、図p=30000となるほど低減している。

【0012】一方、薄膜トランジスタ180チャネル幅が 5μ mでCr膜11S0サイドエッチング量が1.0 μ mであると、オン電流が10%程度低下し、サイドエッチング量が 1.5μ mであると30%程度以上低下する。したがって、Cr膜11S0サイドエッチング量は 401.0μ m程度以下に抑えることが好ましい。そこで、 S_1/S_2 の値を15000程度とすると、Cr膜11S0サイドエッチング量を 1.0μ m程度に抑えることができる。また、 S_1/S_2 の値を7000程度以下とすると、Cr膜11S0サイドエッチング量を 0.6μ m程度以下に抑えることができる。

【0013】したがって、上述したように、Cr膜11 SおよびA1系金属膜12Sからなるソース電極17を 画素電極9の図1の下辺部のほぼ全体の上面およびその 近傍におけるゲート絶縁膜5の上面に形成すると、Cr 50 膜11 Sの周囲面の面積が大きくなるので、Cr膜11 Sのサイドエッチング量を低減することができる。この結果、ソース側におけるコンタクト特性が劣化しにくいようにすることができ、ひいては薄膜トランジスタ18 のオン電流が低下しにくいようにすることができる。また、ソース電極17形成用のA1系金属膜12 Sが剥がれにくいようにすることができ、歩留を向上させることができる。

【0014】なお、Cr膜11Sの平面の面積を大きくして周囲面の面積を大きくすればよいので、平面の面積を大きくするためのCr膜11Sの形成位置は特に限定されないが、上記実施形態のように、画素電極9の図1の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜5の上面に形成すると、開口率が低下しないようにすることができる。

【0015】また、上記実施形態では、ソース電極17を1つの連続したものとして形成した場合について説明したが、これに限らず、ソース電極とダミーソース電極とに分離して形成するようにしてもよい。例えば、図3に示すこの発明の他の実施形態のように、画素電極9の図3における下辺部の左側の上面およびその近傍にCr膜11SおよびA1系金属膜12SからなるほぼT字状のソース電極17Aを形成し、画素電極9の図3における下辺部の右側の上面にCr膜11SおよびA1系金属膜12Sからなる直線状のダミーソース電極17Bを形成するようにしてもよい。

【0016】また、図4に示すこの発明のさらに他の実施形態のように、画素電極9の図4における下辺部の左側の上面およびその近傍にCr膜11SおよびA1系金属膜12Sからなるソース電極17Aを形成し、画素電極9の図4における上辺部の所定の箇所の上面にCr膜11SおよびA1系金属膜12Sからなるダミーソース電極17Bを形成するようにしてもよい。この場合、ダミーソース電極17Bは、画素電極9の図4における上辺部下に設けられた補助容量電極4上に設けられている。このため、開口率が低下しないようにすることができる。

【0017】なお、限定する訳ではないが、Cr膜とAl系金属膜とにより形成されたソース電極および該ソース電極とは分離されたダミーソース電極は、各画素電極の周辺部を覆って形成される遮光膜下に設けることにより開口部の低減を抑えることができる。また、上記実施形態では、ソース電極およびダミーソース電極をCr膜とAl膜の2層積層構造の場合で説明したが、この発明はCr膜上のAl膜の上にさらにCr膜を形成した3層積層の場合は勿論、4層以上の場合にも適用可能である。また、Cr膜に限らず、Mo、W等のAl膜よりも酸化還元電位が高い金属膜に対してすべて適用することができるものである。

[0018]

【発明の効果】以上説明したように、この発明によれば、画素電極の平面の面積を S1とし、保護金属膜の周囲面の面積を S2としたとき、 S1/S2の値が 15000程度以下または 7000程度以下となるようにすることにより、ソース電極形成用の保護金属膜のサイドエッチング量を低減することができるので、薄膜トランジスタのオン電流が低下しにくいようにすることができ、またソース電極形成用の A1系金属膜が剥がれにくいようにすることができ、歩留を向上させることができる。

【図面の簡単な説明】

【図1】この発明の一実施形態におけるアクティブ型液 晶表示パネルの一部の平面図。

【図2】Cr膜のサイドエッチング量とCr膜の周囲面の面積および画素電極の平面の面積との関係を説明するために示す図。

【図3】この発明の他の実施形態におけるアクティブ型 液晶表示パネルの一部の平面図。 ** *【図4】この発明のさらに他の実施形態におけるアクティブ型液晶表示パネルの一部の平面図。

【図5】従来のアクティブ型液晶表示パネルの一例の一部の平面図。

【図6】図5のX-X線に沿う要部断面図。

【図7】図5および図6に示す液晶表示パネルの製造に際し、所定の工程を示す断面図。

【図8】図7に続く工程を示す断面図。

【図9】従来の問題点を説明するために示す断面図。

10 【符号の説明】

9 画素電極

11D、11S Cr膜

12D、12S A1系金属膜


15 ドレイン電極

17、17A ソース電極


17B ダミーソース電極

18 薄膜トランジスタ


[図1]




[図2]




[図6]





【図9】



フロントページの続き

(51) Int.C1.

識別記号

F I H O 1 L 29/78

ァーマコート'(参考) 6 1 6 U

١

Fターム(参考) 2HO92 JA24 JA41 JB69 MA18 NA29

4M104 AA01 AA09 BB02 BB13 BB36

CCO1 CCO5 DD64 DD71 FF06

FF11 FF13 GG08 GG19 GG20

HH08

 $5F033\ GG04\ HH08\ HH09\ HH17\ MM05$

QQ08 QQ10 QQ19 QQ27 QQ30

RR06 VV06 VV10 VV15 XX13

XX34

5F110 AA26 BB01 CC07 DD02 EE03

EEO6 FF03 GG02 GG15 GG29

HK03 HK04 HK07 HK22 HM04

HMO5 HM18 NN12 NN24 NN46

NN47 NN72 NN73